5月8日消息，據(jù)臺灣工商時報報道，臺積電將于2021年量產(chǎn)5+納米半導體。
據(jù)報道，臺積電日前宣布將推出6納米制程，主要采用與7納米兼容的設(shè)計規(guī)則及硅智財模型，但會比7+納米多一層EUV光罩，芯片密度則會提升18%。6納米推出的時間較晚，明年第一季才開始進入風險試產(chǎn)，而且是在明年5納米量產(chǎn)之后才進入量產(chǎn)，主要是讓還不想進入5納米技術(shù)的客戶，可以提供低風險的設(shè)計微縮，并讓7納米芯片采用者有一個降低成本的選項。
臺積電針對5納米打造的Fab 18第一期已完成裝置并順利試產(chǎn)，預期明年第二季拉高產(chǎn)能并進入量產(chǎn)。與7納米制程相較，5納米芯片密度增加80%，在同一運算效能下可降低15%功耗，在同一功耗下可提升30%運算效能。
臺積電在5納米導入極低臨界電壓(ELVT)晶體管設(shè)計，在ELVT運算下仍可提升25%運算效能。臺積電也將在5納米量產(chǎn)后一年推出5+納米，與5納米制程相較在同一功耗下可再提升7%運算效能，或在同一運算效能下可再降低15%功耗。5+納米將在2020年第一季開始試產(chǎn)，2021年進入量產(chǎn)。
01月07日 18:14
